PL93056 Layout走线布局建议

PL93056 Layout走线布局建议
1、PL93056是内置了4颗低RDS(ON)NMOS和控制器的升降压转换器，红色框内为颗NMOS组成 H桥电路，工作时绝大部分电流通过此路径；

2、设计PCB时，建议采用4层板，按如下布局:

1) 功率NMOS退耦电容靠近芯片26,29脚放置，电容地和芯片30脚功率地连城一片，形成最小功率环路，从而有

效吸收开关闭合尖峰电压,同时在GND网络多打过孔，功率走线换层时也要多打过孔，8-9个为佳；

2) VCC引脚经过电阻后进入电容，电容地就近打过孔回到芯片地；

3）BST电容靠近芯片引脚左右各放置一颗，就近打孔连接到相应网络

4）BST二极管靠近BST电容放置，由VCC电容供电，提供两种放置方式任选一种即可；

正面

5) 两边RCS的限流检测线按开尔文连接方式，不要求一定等长，两线之间的1nF电容电阻放芯片这边，电阻电容形成RC滤波，这样采样更准一些，同时远离SW等干扰大的开关信号并且建议包地处理；

6) BAT VBUS等信号先经过电容再进入芯片，退耦电容靠近IC引脚放置，电容地就近打过孔回到芯片地;

7）COMP、IREF、VREF、VDD、VINALL、FB、MCULDO、VP1P2、VMONP为内部控制器模拟信号，易受干扰， 需远离SW开关等干扰大的信号，模拟AGND单点接入芯片地，避免引入地线上的干扰；

8）SW1 SW2焊盘打过孔，通过其他层连接到电感，此为大电流功率回路，需要多打过孔，过孔孔径选择内径0.3外径0.5，同时加宽走线，底部可以开窗镀锡降低线路阻抗以及帮助散热；

9) 芯片AGND通过过孔连接到GND,和30脚PGND保持最短距离连通，不要隔开,MCU地就近打孔，不必连接到PL94056地；

10) 布线层建议

1、 TOP 芯片及其他元器件

Signal Layer 1 GND

Signal Layer 2 信号线及GND

BOTTOM 其他元器件或走线及GND

2、 TOP 其他元器件或走线及GND

Signal Layer 1 信号线及GND

Signal Layer 2 GND

BOTTOM 芯片及其他元器件

11)热平衡

电感，电解电容，芯片均为发热器件，为避免热量互相传导，建议保持一定距离。