PCIe 8.0规范将于2028年发布：实现256 GT/s速率，双向带宽达1TB/s

8月6日，全球半导体与电子行业权威组织PCI-SIG（Peripheral Component Interconnect Special Interest Group，外围组件互连特别兴趣组）正式宣布，下一代PCI Express 8.0（PCIe 8.0）规范将数据传输速率提升至256.0 GT/s，较PCIe 7.0的128 GT/s实现翻倍，并计划于2028年向会员提供完整规范文档。

该规范通过x16配置可提供高达1TB/s的双向传输带宽，旨在为人工智能、数据中心、汽车电子等数据密集型领域提供关键基础设施支持。

PCI-SIG主席兼总裁Al Yanes表示：“继今年发布PCIe 7.0规范之后，我们很高兴宣布PCIe 8.0规范将数据速率翻倍至256 GT/s，延续了我们每三年将带宽翻倍的传统，以支持下一代应用。随着人工智能等数据密集型应用的快速发展，对高性能的需求持续增长。PCIe技术将继续提供一种成本效益高、带宽大且低延迟的I/O互连方案，以满足行业需求。”

速率翻倍，突破物理极限的关键设计

PCIe 8.0延续了PCI-SIG每三年将带宽翻倍的传统，其256 GT/s的原始速率提升得益于更高效的信号调制技术和链路优化设计，同时支持全双工通信（Full-Duplex），即数据可在同一通道内双向同时传输，进一步降低延迟并提升吞吐效率。

1. 调制与编码优化：采用PAM4（4级脉冲幅度调制）信号技术，结合前向纠错（FEC）机制，提升信号完整性与抗干扰能力；

2. 协议增强：开发新一代协议优化功能，减少传输开销，提高有效带宽利用率；

3. 连接器革新：评估新型连接器技术，以适应更高速率下的物理层需求。

根据公布的数据，在x16配置下，PCIe 8.0单通道单向速率达256 GT/s，双向总带宽1TB/s，较PCIe 7.0（128 GT/s）提升100%，较PCIe 4.0（16 GT/s）提升16倍；通过强化FEC算法与均衡技术，解决256 GT/s下信号衰减与码间干扰问题，确保长距离传输可靠性；最后，PCIe 8.0还保持与历代PCIe技术的完全向后兼容，降低系统升级成本。

覆盖多领域数据密集型应用场景

PCIe 8.0将重点支撑以下领域：

1. 人工智能与机器学习：训练大模型需要高速访问海量数据，PCIe 8.0的高带宽可加速大模型训练中GPU/TPU集群的数据交换，消除I/O瓶颈；

2. 数据中心与HPC：超大规模服务器对NVMe SSD、网络适配卡等设备的连接速度提出更高要求。PCIe 8.0支持EB级数据中心的CPU-GPU-NPU协同，满足气候模拟、基因分析等超算需求； 

3. 汽车电子：赋能自动驾驶系统实时融合多传感器数据（如激光雷达、摄像头），提升决策响应速度；

4. 量子计算与边缘计算：为量子设备提供超低延迟互联，保障边缘节点实时数据处理能力。

多家行业分析机构认为，PCIe 8.0的推出将推动硬件厂商加速迭代产品，例如下一代显卡、固态硬盘（SSD）和网络接口卡（NIC）的设计优化。

重塑计算范式的基础设施革命

受人工智能和其他数据密集型应用的带宽需求推动，PCIe技术的需求将保持强劲。数据中心网络目前正在实施PCIe 6.0，但对PCIe 7.0及更高版本的兴趣已经浓厚。

ABI Research首席分析师Reece Hayden指出：“PCIe 8.0的推出，不仅解决了当前数据中心对1.6T/800G以太网的支持需求，更为未来十年AI、量子计算等技术的规模化应用铺平道路。”

据公告，PCIe 8.0规范开发将分阶段推进。2025-2026年，完成0.3版草案，重点定义物理层参数与协议框架；2027年发布0.7版规范，锁定关键技术指标；2028年推出1.0版最终规范，启动芯片与设备商的量产支持。在此之前，成员企业可参与规范的测试与验证工作。

尽管具体产品落地时间尚未公布，但业界普遍预计，首批支持PCIe 8.0的设备可能在2029年后逐步面世。目前，英特尔、AMD、英伟达等芯片厂商已通过PCI-SIG成员渠道参与相关研发工作。